题  目：CMOS scaling, Moore's law continues

报告人：方隼飞博士(美国Global Foundries公司）

时  间：2016年1月8日周五上午9:30-11:00

地  点：邯郸校区微电子学楼B213会议室

Abstract

The CMOS scaling is reviewed, including state of art 14nm FinFET technology. Some major challengers in 14nm FinFET technology is discussed, like mobility degradation, RDF, multiple workfunction tuning. Key pros and cons of FDSOI vs FinFET is also discussed. And what's beyond FinFET: FeFET? TFET? or?

演讲人信息

方隼飞博士1983年于复旦大学获学士学位，1990年于日本东北大学获电子 工程博士学位。1990年至1992年，美国伊利诺伊州立大学香槟分校博士后，1992年至1998年，美国Texas Ins.技术部门任职，1998年至2003年，美国Infineon (former Siemens)任高级工程师，2003年至2015年今，美国IBM任资深工程师。2015年7月起任职美国Global Foundries公司。

方隼飞博士在集成电路工艺及器件研发方面有深广的知识和丰富的经验，包括从设 计，工艺及器件的研发和测试，改进可靠性，提高成品率，到技术转让到生产线。参与了从130纳米到14纳米CMOS成套工艺的研发。在45纳米CMOS成 套工艺的研发中，首次引领研发了全新应力诱导技术工艺 (SPT, Stress Proximity Technique)，增强了pFET性能20%以上。SPT技术成功应用到45纳米的量产CMOS成套工艺中。方博士拥有40多项发明专利，发表了30 多篇学术论文。