罗国杰（北京大学）

时 间：2017年7月10日（周一）9:30
地 点：张江校区微电子楼269会议室

Abstract
可重构逻辑能跟针对特定领域应用，实现高能效的计算加速器。使用可重构逻辑完成计算任务的主要障碍在于其开发效率：高层次综合在一定程度上缓解了此问题，然而漫长的后端综合时间带来的问题仍比较严重。本次演讲主要针对基于FPGA可重构逻辑的后端综合工具链，介绍利用并行化的算法加速以及参数空间探索方法。

Biography
罗国杰于2005年获得北京大学计算机系学士学位、于2011年获得洛杉矶加利福尼亚大学计算机系博士学位。他曾获2013年ACM设计自动化专业组杰出博士论文奖、2017年亚太设计自动化会议十年最具影响力论文奖。自2011年8月，他加入北京大学信息科学技术学院高能效计算与应用中心。他目前的研究兴趣包括面向FPGA及新型可重构逻辑的设计自动化算法、以及针对医学图像处理的计算加速器设计。

联系人：杨帆